

JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: **11144957 A**

(43) Date of publication of application: **28.05.99**

(51) Int. Cl.  
**H01F 17/00**  
**H01F 27/00**  
**H01F 30/00**

(21) Application number: **09306062**

(22) Date of filing: **07.11.97**

(71) Applicant: **MURATA MFG CO LTD**

(72) Inventor: **TOMOHIRO TAKASHI**  
**TOKUDA HIROMICHI**


(54) MULTILAYERED INDUCTOR ARRAY

(57) Abstract:

**PROBLEM TO BE SOLVED:** To obtain a multilayered inductor array by which multiple coils contained in a ceramics laminate each have a comparable inductance.

**SOLUTION:** A multilayered inductor array is comprised of a laminate 7 made of ceramic sheets 1-6 and coils 11-14 disposed in parallel in the laminate. When the distance 'd' between the ends of the laminate 7 in the direction of the length and the adjacent coils 11 and 14 is smaller than a specified value, conductive patterns 12a-12e and 13a-13e which form coils 12 and 13 and are positioned between the coil 11 and 14 are set smaller than conductive patterns 11a-11e and 14a-14e forming the coils 11 and 14.

COPYRIGHT: (C)1999,JPO



**THIS PAGE BLANK (USPTO)**

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-144957

(43) 公開日 平成11年(1999) 5月28日

(51) Int.Cl.<sup>8</sup>

識別記号

F I

H 0 1 F 17/00  
27/00  
30/00

H 0 1 F 17/00  
15/00  
15/14

D  
C

審査請求 未請求 請求項の数2 O L (全 4 頁)

(21) 出願番号

特願平9-306062

(22) 出願日

平成9年(1997)11月7日

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 友広 俊

京都府長岡京市天神二丁目26番10号 株式  
会社村田製作所内

(72) 発明者 徳田 博道

京都府長岡京市天神二丁目26番10号 株式  
会社村田製作所内


(74) 代理人 弁理士 森下 武一

(54) 【発明の名称】 積層型インダクタアレイ

(57) 【要約】

【課題】 セラミック積層体に内蔵されている複数のコイルがそれぞれ同等のインダクタンスを有する積層型インダクタアレイを得る。

【解決手段】 セラミックシート1～6からなる積層体7内にコイル11～14を並設した積層型インダクタアレイ。積層体7の長手方向端面とそれに隣接するコイル11, 14との間の距離dが所定の値よりも小さいとき、コイル11, 14の間に位置しているコイル12, 13を構成する導体パターン12a～12e, 13a～13eの形状を、コイル11, 14を構成する導体パターン11a～11e, 14a～14eよりも小さく設定した。



## 【特許請求の範囲】

【請求項1】 主面に導体パターンを有するセラミックシートを積層した積層体からなり、該積層体の内部に、前記導体パターンが順次電氣的に接続されて積層方向に沿うコイル軸の周りを旋回する螺旋状のコイルが複数個形成されてなる積層型インダクタレイにおいて、前記複数のコイルそれぞれのインダクタンスが等しくなるように、前記積層体の端面に隣接するコイルに対して、該コイルの内側に位置するコイルの形状又はターン数を小さくしたことを特徴とする積層型インダクタレイ。

【請求項2】 前記積層体が直方体形状を有し、その長手方向に沿って前記コイルが配列されており、積層体の長手方向端面とそれに隣接するコイルとの間の距離が0.5mm以下であることを特徴とする請求項1記載の積層型インダクタレイ。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、積層型インダクタレイ、特に、高周波の電子回路等においてノイズフィルタとして使用される積層型インダクタレイに関する。

【0002】

【従来の技術】従来のこの種の積層型インダクタレイの一例を図4及び図5に示す。この積層型インダクタレイは、磁性体材料からなる長方形のセラミックシート1～6を積層してなるチップ状のセラミック積層体7内に、複数の螺旋状のコイル11、12'、13'、14を形成したものである。セラミックシート1～5それぞれの主面上には、コイル11、12'、13'、14を構成する導体パターン11a～11e、12a'～12e'、13a'～13e'、14a～14eを、印刷等によりそれぞれ形成し、これらのセラミックシート1～5を最上部にカバーシート6を配して積層すると共に、各導体パターンをビアホール15を介して順次電氣的に接続することにより、積層方向に沿うコイル軸の周りを旋回するコイル11、12'、13'、14を構成している。

【0003】

【発明が解決しようとする課題】ところで、前記積層型インダクタレイでは、各セラミックシート1～5に形成されている導体パターン11a～11e、12a'～12e'、13a'～13e'、14a～14eの形状はいずれも同等であり、コイル11、12'、13'、14は互いに同じ形状、ターン数を有している。そして、セラミック積層体7に形成されるコイルの数が多くなり、セラミック積層体7の外形を小さくしたりすると、積層体7の長手方向の端面とそれに隣接するコイル11、14との間の距離d（図5参照）が小さくなる。

【0004】このため、端部側のコイル11、14と積

層体7の端面との間で、コイル11、14の磁力線が通過する磁路の断面積が小さくなり、コイル11、14のインダクタンスが内側のコイル12'、13'のインダクタンスよりも小さくなる。例えば、図6にセラミックシート1～6の比透磁率が400のときの実測値を示すように、前記距離dが0.5mmよりも小さくなると端部側のコイル11、14のインダクタンスが小さくなりはじめ、内側のコイル12'、13'のインダクタンスと比較して、d=0.2mmでは約5パーセント、d=0.1mmでは約13パーセント、それぞれインダクタンスが小さくなる。なお、セラミックシートの比透磁率が400以外のものでも、同様の結果になることが確認されている。

【0005】従って、従来の積層型インダクタレイにあっては、各コイルはセラミック積層体7内における位置によって、そのインダクタンスにばらつきが生じるという問題があった。

【0006】そこで、本発明の目的は、セラミック積層体内の位置に関係なく複数の各コイルが同等のインダクタンスを有する積層型インダクタレイを提供することにある。

【0007】

【課題を解決するための手段及び作用】以上の目的を達成するため、本発明は、主面に導体パターンを有するセラミックシートを積層した積層体からなり、該積層体の内部に、前記導体パターンが順次電氣的に接続されて積層方向に沿うコイル軸の周りを旋回する螺旋状のコイルが複数個形成されてなる積層型インダクタレイにおいて、複数のコイルそれぞれのインダクタンスが等しくなるように、積層体の端面に隣接するコイルに対して、該コイルの内側に位置するコイルの形状又はターン数を小さくしたことを特徴とする。

【0008】本発明において、積層体内の各コイルは、そのセラミックシート上の形成位置に応じた形状又はターン数を有しており、各コイルの磁界の強さがほぼ等しく設定されている。これにより、各コイルのインダクタンスが等しくなる。

【0009】本発明においては、前記積層体が直方体形状を有し、その長手方向に沿って前記コイルが配列されており、積層体の長手方向端面とそれに隣接するコイルとの間の距離が0.5mm以下であることが好ましい。セラミック積層体の長手方向端面とそれに隣接するコイルとの間の距離が0.5mmよりも小さい小型のインダクタレイにおいて、形状の膨大化を回避して各コイルのインダクタンスをほぼ等しくすることができる。

【0010】

【発明の実施の形態】以下、本発明に係る積層型インダクタレイの実施形態について添付図面を参照して説明する。

【0011】（第1実施形態、図1及び図2参照）図1

及び図2において、本発明の第1実施形態である積層型インダクタアレイは、直方体形状を有するセラミック積層体7の両端面のそれぞれと、それに隣接する端部側のコイル11、14との間の距離dが0.5mmよりも小さく設定されている。なお、セラミック積層体7を構成しているセラミックシート1～6の比透磁率を、この実施形態では400としている。

【0012】このインダクタアレイにおいては、積層体7の内部で端部側のコイル11、14の間に位置している内側のコイル12、13を構成する導体パターン12a～12e、13a～13eの形状を、端部側のコイル11、14を構成する導体パターン11a～11e、14a～14eの形状よりも小さくした。なお、図1及び図2において、図4及び図5に対応する部材には対応する符号を付し、重複した説明は省略する。

【0013】前記距離dが0.15mmでセラミック積層体7の内部に形成されているコイル11～14が互いに等しい形状を有しているときには、図6から明かなように、端部側のコイル11、14のインダクタンスは、内側のコイル12、13のインダクタンスよりも約9.1パーセント小さくなる。従って、本第1実施形態では、d=0.15mmのとき、内側のコイル12、13の内部面積が端部側のコイル11、14の内部面積の約80パーセントとなるように導体パターン12a～12e、13a～13eの形状を設定した。

【0014】セラミック積層体7の内部で、内側のコイル12、13の導体パターン12a～12e、13a～13eの形状をこのように小さく設定すれば、コイル11～14のそれぞれの磁力線が通過する磁路の断面面積がほぼ等しく、磁気抵抗（磁界強度）もほぼ等しくなる。これにより、各コイル11～14のインダクタンスがほぼ等しい狭偏差の積層型インダクタアレイを得ることができる。

【0015】（第2実施形態、図3参照）図3は本発明の第2実施形態を示し、セラミック積層体7a内に、コイル11～14をセラミックシート21～30及びカバーシート31の積層方向に関して千鳥状に配置したものである。このものでも、コイル11～14の形状は前記第1実施形態と同様に設定され、同じ作用、効果を有している。

【0016】なお、本発明に係る積層型インダクタアレイは前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変更することができる。例えば、内側のコイル12、13の形状を小さくするには、コイルの内部面積を小さくするのみならず、各導体パターンの幅寸法を小さくするようにしてもよい。また、形状は同じ

でも、コイル11、14のターン数に対してコイル12、13のターン数（積層数）を少なくし、各コイル11～14の磁界の強さをほぼ等しく調整すれば、目的とする効果を得ることができる。

【0017】

【発明の効果】以上の説明から明かなように、本発明によれば、積層体の端面に隣接するコイルに対して、該コイルの内側に位置するコイルの形状又はターン数を小さくしたため、積層体内の各コイルの磁界の強さがほぼ等しくなるので、各コイルのインダクタンスがほぼ等しくなり、コイル間のインダクタンスの偏差が小さい積層型インダクタアレイを得ることができる。

【0018】特に、本発明は、積層体の長手方向端面とそれに隣接するコイルとの間の距離が0.5mm以下の小型の積層型インダクタアレイに対して大きな利点を発揮する。

【0019】また、本発明によれば、各コイルのインダクタンスの差の補正は、導体パターンの形状を変更したり、あるいはセラミックシートの積層枚数を少なくするだけでよく、従来の積層型インダクタアレイの製造工程の変更は不要であり、加工工数も従来の積層型インダクタアレイと変わらない。

【図面の簡単な説明】

【図1】本発明の第1実施形態である積層型インダクタアレイを示す分解斜視図。

【図2】前記積層型インダクタアレイにおける導体パターンの接続構成を示す模式図。

【図3】本発明の第2実施形態である積層型インダクタアレイにおける導体パターンの接続構成を示す模式図。

【図4】従来の積層型インダクタアレイを示す分解斜視図。

【図5】従来の積層型インダクタアレイにおける導体パターンの接続構成を示す模式図。

【図6】セラミック積層体の端面とそれに隣接するコイルとの間の距離と、コイルのインダクタンスの低下率との関係の測定結果を示すグラフ。

【符号の説明】

1～6、21～31…セラミックシート

7、7a…セラミック積層体

11～14…コイル

11a～11e…導体パターン


12a～12e…導体パターン

13a～13e…導体パターン


14a～14e…導体パターン

15…ビアホール


【図1】




【図3】




【図5】



【図2】



【図4】



【図6】

